独闷闷网

 找回密码
 立即注册
搜索
查看: 350|回复: 0
收起左侧

[原创] FPGA被电磁干扰复位怎么办,防静电弱怎么办?已解答。

[复制链接]
发表于 2018-1-14 11:07:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
坚鸿-深圳:
两点重大体会跟大家分享:
(1)静电枪不仅仅是测试静电的,静电枪也是电磁干扰枪,是可以用来模拟真正恶劣的现场环境。静电枪是可以完全模拟电磁干扰的。做硬件的,拥有一支静电枪的重要性不亚于示波器,至少应该对静电枪引起足够的重视。
(2)FPGA的烧录接口有类似复位的信号线,因此,在布线时必须足够短,否则会引起致命的电磁干扰问题,我的FPGA的烧录接口原来有100多毫米长的线,一开始打静电枪到控制壳,2KV都打不过,然后我把忍痛把烧录接口线割断了一般,奇迹发生了,居然可以打到8KV。我拿第二套产品来测试,也是可以反复验证立杆见影的。

乐于分享,勇于质疑!
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|Archiver|手机版|独闷闷网 ( 粤ICP备12007667号-2 )

GMT+8, 2018-9-24 11:51 , Processed in 0.095068 second(s), 18 queries .

快速回复 返回顶部 返回列表